메뉴 건너뛰기
.. 내서재 .. 알림
소속 기관/학교 인증
인증하면 논문, 학술자료 등을  무료로 열람할 수 있어요.
한국대학교, 누리자동차, 시립도서관 등 나의 기관을 확인해보세요
(국내 대학 90% 이상 구독 중)
로그인 회원가입 고객센터 ENG
주제분류
인문학
인문학 일반 역사학 철학 종교학 어문학 기타 인문학
사회과학
사회과학 일반 경영학 관광학 교육학 군사학 문헌정보학 법학 사회학 신문방송학 심리과학 정치외교학 지리학 행정학 경제학 무역학 인류학 기타 사회과학
자연과학
자연과학 일반 물리학 생물학 생활과학 수학·통계학 천문학 지구과학 화학 기타 자연과학
공학
공학 일반 건축공학 기계공학 산업공학 재료·에너지공학 전기전자공학 조선해양공학 화학공학 컴퓨터학 기타공학
의약학
의학 일반 간호학 수의학 약학 한의학 기초의학 임상의학 기타 의약학
농수해양학
농수해양학 일반 농학 수산학 식품과학 임학 축산학 해상운송학 기타 농수해양학
예술체육학
예술 일반 디자인 미술 미용 사진 음악학 의상 체육 공연매체예술 기타 예술체육학
복합학
학제간연구 과학기술학 뇌인지과학 기술정책 기타 복합학

ENG

추천
검색
질문

논문 기본 정보

자료유형
학술저널
저자정보
Wookhyun Kwon (Samsung Electronics) In Jun Park (University of Seoul) Changhwan Shin (University of Seoul)
저널정보
대한전자공학회 JOURNAL OF SEMICONDUCTOR TECHNOLOGY AND SCIENCE Journal of Semiconductor Technology and Science Vol.15 No.2
발행연도
2015.4
수록면
286 - 291 (6page)

이용수

표지
📌
연구주제
📖
연구배경
🔬
연구방법
🏆
연구결과
AI에게 요청하기
추천
검색
질문

초록· 키워드

오류제보하기
For highly scalable NAND flash memory applications, a compact (4F2/cell) nonvolatile memory architecture is proposed and investigated via threedimensional device simulations. The back-channel program/erase is conducted independently from the front-channel read operation as information is stored in the form of charge at the backside of the channel, and hence, read disturbance is avoided. The memory cell structure is essentially equivalent to that of the fully-depleted transistor, which allows a high cell read current and a steep subthreshold slope, to enable lower voltage operation in comparison with conventional NAND flash devices. To minimize memory cell disturbance during programming, a charge depletion method using appropriate biasing of a buried back-gate line that runs parallel to the bit line is introduced. This design is a new candidate for scaling NAND flash memory to sub-20 nm lateral dimensions.
#Flash memory cell #NAND #CMOS

목차

Abstract
Ⅰ. INTRODUCTION
Ⅱ. DEVICE STRUCTURE
Ⅲ. CELL OPERATION
Ⅳ. CHARGE DEPLETION METHOD
Ⅴ. CONCLUSION
REFERENCES

참고문헌 (10)

참고문헌 신청
1. [학술지(정기간행물)] - H. A. R. Wegner / 1967 / The variable threshold transistor, a new electricallyalterable, non-destructive read-only storage device / IEDM Tech. Dig 13 : 70 ~ google schola 2. [학술지(정기간행물)] - P. C. Y. Chen / 1977 / Threshold-alterable Si-gate MOS devices / IEEE Trans. on Electron Devices 24 (5) : 584 ~ 586 google schola 3. [보고서] - / 2012 / 2012 iSuppli annual report google schola 4. [학술지(정기간행물)] - M. White / 2000 / On the Go with SONOS / IEEE Circuits and Device Magazine 16 (4) : 22 ~ 31 google schola 5. [학술대회논문] - H. Tanaka / 2007 / Bit cost scalable technology with punch and plug process for ultra high density flash memory / Proc. Symp. VLSI Technol : 14 ~ 15 google schola

함께 읽어보면 좋을 논문

논문 유사도에 따라 DBpia 가 추천하는 논문입니다. 함께 보면 좋을 연관 논문을 확인해보세요!

이 논문의 저자 정보

이 논문과 함께 이용한 논문

SiGe p-FinFET의 C-V 특성을 이용한 평균 계면 결함 밀도 추출과 Terman의 방법을 이용한 검증
김현수 ,  서영수 ,  신형철 전자공학회논문지 2015 .04
도핑분포함수에 따른 비대칭 이중게이트 MOSFET의 문턱전압이동현상
정학기 한국정보통신학회논문지 2015 .04
Investigation of Hetero - Material - Gate in CNTFETs for Ultra Low Power Circuits
Wei Wang ,  Min Xu ,  Jichao Liu 외 6명 JOURNAL OF SEMICONDUCTOR TECHNOLOGY AND SCIENCE 2015 .02
A Comparative Study of PRAM-based Join Algorithms
최용성 ,  온병원 ,  최규상 외 1명 Journal of KIISE 2015 .03
Macro-Model of Magnetic Tunnel Junction for STT-MRAM including Dynamic Behavior
Kyungmin Kim ,  Changsik Yoo JOURNAL OF SEMICONDUCTOR TECHNOLOGY AND SCIENCE 2014 .12

최근 본 자료

전체보기

댓글(0)

0

UCI(KEPA) : I410-ECN-0101-2016-569-001461875