지원사업
학술연구/단체지원/교육 등 연구자 활동을 지속하도록 DBpia가 지원하고 있어요.
커뮤니티
연구자들이 자신의 연구와 전문성을 널리 알리고, 새로운 협력의 기회를 만들 수 있는 네트워킹 공간이에요.
논문 기본 정보
- 자료유형
- 학술저널
- 저자정보
- 발행연도
- 2021.6
- 수록면
- 280 - 284 (5page)
이용수
초록· 키워드
오류제보하기
본 논문에서는 스냅백 특성을 개선시키기 위해 일반적인 SCR의 구조적 변경 및 Stack 기술을 적용한 새로운 구조의 ESD 보호회로를 제안한다. 펜타-웰과 더블 트리거를 이용한 구조에 대한 전기적 특성을 분석하고 Stack 구조를 적용해 트리거 전압과 홀딩 전압을 개선하였다. 시뮬레이션을 통한 전자 전류와 총 전류 흐름을 분석 하였다. 이를 통해 레치-업 면역 특성과 우수한 홀딩전압 특성을 확인 하였다. 제안된 ESD 보호회로의 전기적 특성은 TCAD 시뮬레이터를 통해 구조를 형성하고 HBM 모델링을 통해 분석 하였다.
목차
Abstract
요약
Ⅰ. 서론
Ⅱ. 본론
Ⅲ. 결론
References
참고문헌 (5)
참고문헌 신청
M. Ker / 2008 / Investigation and design of on-chip power-rail ESD clamp circuits without suffering latchup-like failure during system-level ESD test / IEEE J. Solid-State Circuits 43(11):2533~2545
Y. Koo / 2009 / Design of SCR-based ESD protection device for power clamp using deep-submicron CMOS technology / J. Microelectron 40(6):1007~1012
C. Lin / 2015 / Design of ESD protection device for K/Ka-band applications in nanoscale CMOS process / IEEE Trans. Electron Devices 62(9):2824~2829
B. Song / 2016 / Low Ron and high robustness ESD protection design for low-voltage power clamp application / Electron. Lett 52(18):1554~1555
B. Song / 2018 / SCR-Based ESD Protection Using a Penta-Well for 5V Applications / IEEE Journal of the Electron Devices Society 6:691~669
Y. Koo / 2009 / Design of SCR-based ESD protection device for power clamp using deep-submicron CMOS technology / J. Microelectron 40(6):1007~1012
C. Lin / 2015 / Design of ESD protection device for K/Ka-band applications in nanoscale CMOS process / IEEE Trans. Electron Devices 62(9):2824~2829
B. Song / 2016 / Low Ron and high robustness ESD protection design for low-voltage power clamp application / Electron. Lett 52(18):1554~1555
B. Song / 2018 / SCR-Based ESD Protection Using a Penta-Well for 5V Applications / IEEE Journal of the Electron Devices Society 6:691~669
함께 읽어보면 좋을 논문
논문 유사도에 따라 DBpia 가 추천하는 논문입니다. 함께 보면 좋을 연관 논문을 확인해보세요!
-
향상된 감내특성을 갖는 PMOS 삽입형 고전압용 ESD 보호회로에 관한 연구
전기전자학회논문지
2017 .09
-
2-Stack 기술이 적용된 낮은 트리거 전압을 갖는 ESD보호회로에 관한 연구
대한전자공학회 학술대회
2018 .06
-
SCR 기반 양방향성 ESD보호회로의 설계 변수 변화에 따른 전기적 특성의 관한 연구
전기전자학회논문지
2015 .06
-
Stack기술을 적용한 높은 홀딩 전압을 지니는 SCR기반의 ESD보호회로에 관한 연구
대한전자공학회 학술대회
2015 .11
-
높은 홀딩 전압으로 인한 래치업 면역을 갖는 양방향 구조의 ESD 보호회로에 관한 연구
전기전자학회논문지
2021 .06
-
고전압 어플리케이션을 위한 높은 홀딩전압 및 양방향 특성을 갖는 STACK 기술을 적용한 ESD 보호회로에 관한 연구
전자공학회논문지
2023 .04
-
STACK 기술이 적용된 높은 홀딩 전압을 가지는 SCR 기반의 양방향 ESD 보호회로
대한전자공학회 학술대회
2022 .06
-
LVTSCR 기반의 2-Stack 구조 설계를 위한 ESD 보호회로에 관한 연구
전기전자학회논문지
2018 .09
-
Stack 기술을 이용한 높은 홀딩 전압을 갖는 SCR 기반 양방향성 ESD 보호 회로에 관한 연구
대한전자공학회 학술대회
2016 .06
-
Stack 기술을 적용하여 높은 홀딩전압을 갖는 SCR 기반의 ESD 보호회로 연구
대한전자공학회 학술대회
2024 .11
-
N-Stack 기술을 적용한 듀얼 구조를 갖는 SCR 기반 ESD 보호회로에 관한 연구
대한전자공학회 학술대회
2022 .11
-
Parallel PNP 및 N+ drift가 삽입된 높은 홀딩전압특성을 갖는 ESD보호회로에 관한 연구
전기전자학회논문지
2020 .09
-
낮은 트리거 전압과 높은 홀딩 전압을 가진 SCR 기반의 ESD 보호회로에 관한 연구
전기전자학회논문지
2024 .12
-
Self-Biasing 효과로 높은 홀딩 전압을 갖는 SCR 기반 양방향 ESD 보호 소자에 관한 연구
전기전자학회논문지
2022 .03
-
New Thyristor Based ESD Protection Devices with High Holding Voltages for On-Chip ESD Protection Circuits
한국정보전자통신기술학회 논문지
2019 .04
-
트리거링 전류를 이용한 낮은 트리거 전압을 갖는 ESD 보호 회로에 관한 연구
대한전자공학회 학술대회
2018 .06
-
Stack 기술을 이용한 양방향 ESD 방전 경로를 갖는 ESD 보호회로에 관한 연구
대한전자공학회 학술대회
2019 .06
-
LVTSCR 구조를 이용한 향상된 전류구동 특성을 갖는 자동차용 ESD 보호회로 연구
전기전자학회논문지
2024 .06
-
높은 홀딩 전압으로 인한 래치업 면역을 갖는 듀얼구조의 ESD 보호소자에 관한 연구
대한전자공학회 학술대회
2021 .06
-
Stack 기술을 이용한 향상된 감내 특성을 갖는 SCR 기반 ESD 보호 소자에 관한 연구
전기전자학회논문지
2019 .09
이 논문의 저자 정보
최근 본 자료
댓글(0)
0
UCI(KEPA) : I410-ECN-0101-2021-056-001925840